028.顺序一致性存在单一全序 这节感觉表述说反了

米龙·0xFFFE

处理器0写操作发生在处理器1之前，那么处理器1没有执行，处理器0有可能执行了。

站长

是这样的问题。

这是已知的两个问题之一。当然，我忘了，可能这是唯一的一个。

如果r2为1，则r3也必定为1。哈哈。

zhaomingliang

如果r0为1，且r1为0，说明处理器0写操作发生在处理器1之前， 如果r2为1，则处理器1写操作已经完成，则处理器0写操作必然也完成，则r3必然为1.

如果r2为1，且r3为0，说明处理器1写操作发生在处理器0之前， 如果r0为1，则处理器0写操作已经完成，则处理器1写操作必然也完成，则r1必然为1.